FPGA開(kāi)發(fā)36-48萬(wàn)
發(fā)布人：
高邦獵頭 發(fā)布時(shí)間:2024-04-15
公司名稱：天津某制造公司
工作地點(diǎn)：天津
崗位職責(zé)：
1、基于FPGA的各類視頻接口（I/O）設(shè)計(jì)和實(shí)現(xiàn)。
2、基于FPGA的視頻圖像采集/輸出、縮放、去交叉、格式轉(zhuǎn)換、降噪/濾波等功能的實(shí)現(xiàn)。
3、基于FPGA的接口邏輯，如DDR、SERDES、LVDS、PCIE、USB、以太網(wǎng)MAC等。
4、常規(guī)數(shù)字信號(hào)處理(DSP)算法的FPGA實(shí)現(xiàn)，如DCT/iDCT/FFT等。
5、參與產(chǎn)品的系統(tǒng)設(shè)計(jì)和方案評(píng)估。
6、編寫(xiě)技術(shù)文檔和方案說(shuō)明文檔。
7、教育背景:電子/自動(dòng)化/通信等專業(yè)本科學(xué)歷。
8、4年以上FPGA開(kāi)發(fā)經(jīng)驗(yàn)；本科畢業(yè)5年，碩士及以上畢業(yè)3年以上FPGA開(kāi)發(fā)經(jīng)驗(yàn)。
技能要求:
1、熟悉Xilinx/Altera/Lattice（至少一項(xiàng)） FPGA的開(kāi)發(fā)調(diào)試流程，熟悉產(chǎn)品的能力特性。
2、熟悉VHDL/Verilog程序的設(shè)計(jì)與仿真，有相關(guān)設(shè)計(jì)經(jīng)驗(yàn)。
3、有基于FPGA完成視頻處理、DDR接口設(shè)計(jì)的成功項(xiàng)目經(jīng)驗(yàn)。
4、具有一定的數(shù)字信號(hào)處理算法理論基礎(chǔ)，并能在接受一定訓(xùn)培的條件下獨(dú)立完成DSP算法FPGA的實(shí)現(xiàn)。
5、思路清晰，善于思考，能獨(dú)立分析和解決問(wèn)題。
6、良好的英文閱讀能力（面試需考核英文閱讀能力），責(zé)任心強(qiáng)，做事細(xì)心 、有恒心和毅力、具備良好的團(tuán)隊(duì)合作精神和承受壓力的能力。
工作地點(diǎn)：天津西青區(qū)
