fpga測(cè)試工程師33-46萬(wàn)
發(fā)布人：
高邦獵頭 發(fā)布時(shí)間:2020-10-22
公司名稱：某頭部互聯(lián)網(wǎng)公司
工作地點(diǎn)：錦州、鞍山、葫蘆島、遼陽(yáng)
工作職責(zé)：
1、統(tǒng)招大專以上學(xué)歷，大規(guī)模SoC原型平臺(tái)的設(shè)計(jì)及實(shí)現(xiàn)；
2、ASIC到FPGA的Porting，驗(yàn)證和集成；
3、FPGA原型平臺(tái)的bringup和Debug；
4、對(duì)原型驗(yàn)證平臺(tái)所需要的IP進(jìn)行設(shè)計(jì)及驗(yàn)證；
5、根據(jù)項(xiàng)目需要開(kāi)發(fā)原型系統(tǒng)的子板。
任職要求：
1、熟練使用verilog、VHDL、SystemVerilog；
2、熟練使用FPGA相關(guān)工具包括Synplify，Vivado,ISE等；
3、熟悉Linux,以及TCL、Perl、Shell等腳體語(yǔ)言；
4、熟悉高速外設(shè)接口如DDR、PCIE等；
5、熟悉FPGA調(diào)試方法如ChipScope,Identify等；
6、有大規(guī)模SoC原型驗(yàn)證經(jīng)驗(yàn)；
7、熟悉HAPS平臺(tái)為加分項(xiàng)。
