大粗鸡巴久久久久久久久,一级特黄60分钟毛爽免费看,欧洲精品一区二区三区乱码丝,一区二区视频在线

公司名稱：某大型通信、半導(dǎo)體企業(yè)
工作地點(diǎn)：丹東、本溪、撫順、營口
工作職責(zé)：
1、大規(guī)模SoC原型平臺的設(shè)計(jì)及實(shí)現(xiàn)；
2、ASIC到FPGA的Porting，驗(yàn)證和集成；
3、FPGA原型平臺的bringup和Debug；
4、對原型驗(yàn)證平臺所需要的IP進(jìn)行設(shè)計(jì)及驗(yàn)證；
5、根據(jù)項(xiàng)目需要開發(fā)原型系統(tǒng)的子板。
任職要求：
1、熟練使用verilog、VHDL、SystemVerilog；
2、熟練使用FPGA相關(guān)工具包括Synplify，Vivado,ISE等；
3、熟悉Linux,以及TCL、Perl、Shell等腳體語言；
4、熟悉高速外設(shè)接口如DDR、PCIE等；
5、熟悉FPGA調(diào)試方法如ChipScope,Identify等；
6、有大規(guī)模SoC原型驗(yàn)證經(jīng)驗(yàn)；
7、熟悉HAPS平臺為加分項(xiàng)。